imec et Lam Research étendent leur partenariat sur les puces 3D et la lithographie EUV haute ouverture

Le centre belge de recherche sur les semi-conducteurs imec et Lam Research ont étendu leur partenariat stratégique pour relever les défis de fabrication liés à l'intégration avancée de puces 3D et à la lithographie de nouvelle génération, a rapporté Intelligent CIO Europe le 30 octobre. Cette démarche intervient alors que la demande d'infrastructures de calcul pour l'IA s'accélère et que la miniaturisation classique des transistors devient de plus en plus difficile.

Les objectifs de la collaboration

Les chercheurs étudieront des procédés de fabrication soutenant l'encapsulation avancée, l'intégration hétérogène et les futures architectures mémoire, en combinant les technologies de dépôt et de gravure de Lam avec les infrastructures de recherche d'imec. Les domaines clés comprennent le dépôt de diélectriques épais, la compensation des contraintes, la découpe plasma et la gravure à fort rapport d'aspect pour des structures mémoire tridimensionnelles de plus en plus complexes.

Le volet EUV à haute ouverture numérique

Le partenariat s'étend aussi à la technologie de résine sèche Aether de Lam, conçue pour la lithographie extrême ultraviolet à haute ouverture numérique, dite high-NA EUV. En utilisant les installations avancées de lithographie d'imec, les chercheurs examineront des améliorations de la résolution des motifs, de la sensibilité et de la réduction des défauts pour les futurs nœuds de fabrication.

Les progrès déjà réalisés et la suite

Des recherches communes antérieures ont démontré la structuration en une seule exposition d'interconnexions en ruthénium à un pas de 20 nanomètres, avec un rendement électrique de 100 % pour les structures de test sensibles aux ponts et de plus de 90 % pour les structures sensibles aux ruptures. Les deux entreprises estiment que ces résultats pourraient réduire les besoins de structuration multiple complexe tout en améliorant l'efficacité de fabrication. Les travaux futurs porteront sur les interconnexions avancées et les architectures, notamment les transistors à grille entourante et les transistors à effet de champ complémentaires. Aucune des deux entreprises n'a divulgué les conditions financières ni le calendrier de déploiement industriel ; pour les fabricants de puces, le défi central reste de transformer des recherches de plus en plus sophistiquées en procédés de fabrication fiables et évolutifs.