N環球 N GLOBE
Technologie américaine

Micron abandonne la DRAM 4F² et mise sur la 6F² et la 3D

· N GLOBE

Le directeur technique de Micron, Scott DeBoer, a déclaré le 21 octobre que l'avantage en densité de la 4F² est « un peu un mythe » ; l'entreprise poursuivra la 6F² et développera la DRAM 3D, avec le nœud 1-delta prévu en volume au second semestre 2027 à Boise.

Pourquoi c'est important

La 4F² était considérée comme le passage obligé pour faire passer la DRAM sous les 10 nm, et Samsung comme SK Hynix y ont consacré d'immenses ressources. Le retrait de Micron, troisième fabricant mondial de DRAM, indique que la croissance de la mémoire au cours de la prochaine décennie viendra du collage de plaquettes et de l'empilement vertical — pas d'une réduction supplémentaire des cellules planaires.

Lire l'article

Le président et directeur technique de Micron, Scott DeBoer, a déclaré lors d'un webinaire sur la feuille de route technologique, le 21 octobre, que l'entreprise avait étudié la 4F² pendant plus de vingt ans — Micron l'a inventée — mais qu'elle y voit des problèmes de mise à l'échelle « fondamentaux » aux nœuds avancés. Il a qualifié l'avantage de densité revendiqué de « un peu un mythe » : réalisable sur d'anciens nœuds, mais plus coûteux et complexe sans bénéfice substantiel.

Micron prolongera plutôt son architecture 6F² éprouvée et passera directement au collage de plaquettes avancé et à l'empilement tridimensionnel. Le nœud DRAM 1-delta succédera au nœud 1-gamma actuel et montera en volume au second semestre 2027 à l'usine de Boise, avec environ 20 % de densité de bits en plus, conçu pour la HBM5 et la HBM verticale. Le nœud 1-epsilon intégrera pleinement le collage de plaquettes ; le développement de la DRAM 3D est prévu entre les nœuds 1-zeta et 1-eta, avec la lithographie EUV à haute ouverture numérique à l'étude.

Côté NAND, Micron sautera une génération, passant de la Gen 9 à la G11 : plus de 400 couches, une densité de bits double de la Gen 9 et une vitesse d'E/S 1,5 fois supérieure, également prévue en volume au second semestre 2027. La HBM4 est déjà en production de masse à 2,8 To/s par empilement ; suivront la HBM verticale posée directement sur les processeurs, ainsi qu'une mémoire d'inférence verticale à faible consommation destinée aux robots et aux voitures.

Les concurrents ne suivent pas : le chinois CXMT a récemment annoncé son intention de commercialiser la DRAM serveur 4F², faisant brièvement chuter les valeurs mémoire coréennes. Samsung et SK Hynix restent engagés dans les transistors à canal vertical pour la 4F². L'arbitre de cette bataille des architectures sera le rendement et le coût — et Micron parie sur la 3D.

💬 Commentaires

Aucun commentaire. Soyez le premier !