N環球 N GLOBE
Technologie américaine

Tesla dévoile sa feuille de route des puces IA : la SI6 vise 80 fois la puissance de la puce actuelle et Dojo fait son retour

· N GLOBE

Tesla a dévoilé une feuille de route remaniée pour ses accélérateurs d'IA maison : la puce d'inférence de sixième génération, la SI6, vise 80 fois la puissance de calcul et neuf fois la mémoire de la SI4 actuelle, gravée en 2 nm par Samsung, pour 2029-2030. La puce d'entraînement Dojo, mise en pause, revient avec une nouvelle architecture en chiplets et mémoire HBM.

Tesla a dévoilé une feuille de route remaniée pour ses accélérateurs d'IA maison, fixant un premier objectif de performance concret pour sa puce d'inférence de sixième génération et confirmant le retour de la puce d'entraînement Dojo, mise en pause, avec une architecture entièrement nouvelle. Selon Tom's Hardware, qui rend compte d'une présentation de Tesla le 6 novembre, les nouvelles puces adoptent la marque « Super Intelligence » (SI) : les générations AI4, AI5 et AI6 deviennent SI4, SI5 et SI6.

SI6 : 80 fois la puissance de la puce actuelle, pour 2029-2030

Selon la feuille de route, la puce d'inférence de sixième génération, la SI6, vise 80 fois la puissance de calcul de la SI4 actuelle (HW4) et neuf fois sa mémoire (environ 144 Go), gravée en technologie 2 nm par Samsung avec un boîtier multi-puces, pour 2029-2030. Tesla a signé un accord avec Samsung Foundry pour produire cet accélérateur d'inférence de sixième génération jusqu'en 2033. Tesla n'a pas communiqué de chiffres absolus : le facteur 80 est relatif à la HW4. Les estimations tirées des déclarations antérieures d'Elon Musk situent la HW4 entre environ 216 et 576 TOPS, ce qui donnerait quelque 17 000 à 46 000 TOPS pour la SI6 — une estimation, pas un chiffre officiel ; la performance réelle ne pourra être vérifiée qu'à l'arrivée du produit. La SI5 de cinquième génération vise environ 40 fois la puissance de la SI4, avec 96 Go de mémoire, partagée entre le 3 nm de TSMC et le 2 nm de Samsung.

Dojo 3 revient et abandonne l'intégration à l'échelle de la plaquette

Côté entraînement, la troisième génération de Dojo (D3) abandonne l'intégration à l'échelle de la plaquette et l'architecture SRAM distribuée de la première génération, au profit d'une conception en chiplets associant des boîtiers 2,5D et 3D à de la mémoire à large bande passante empilée (HBM). Tesla n'a communiqué ni puissance, ni mémoire, ni procédé, ni calendrier pour la D3. L'équipe Dojo avait été dissoute en août 2025 et le projet mis en pause ; Musk a ensuite indiqué que, la conception de la puce AI5 étant presque terminée, l'entreprise avait la marge de relancer Dojo, et que la D3 et la future AI7 serviraient au « calcul spatial » (space-based compute), déployées dans des centres de données terrestres et orbitaux.

Un cycle de conception de neuf mois ; AI7, AI8 et AI9 déjà prévues

Musk a déclaré sur X que Tesla visait un cycle de conception de neuf mois pour ses puces d'IA, soit trois mois de moins que le rythme à peu près annuel de Nvidia et d'AMD ; la conception de l'AI5 est presque terminée, l'AI6 en est à ses débuts, et l'entreprise a déjà prévu les AI7, AI8 et AI9. Les analystes notent que la feuille de route montre Tesla étendant son pari sur les puces maison, de l'autonomie embarquée aux centres de données et au robot humanoïde Optimus, mais la SI6 reste à plusieurs années et les paramètres clés de la D3 ne sont pas connus — la feuille de route ne sera vraiment mise à l'épreuve que vers 2029.

(Sources : Tom's Hardware ; Data Center Dynamics ; documents de présentation de Tesla.)

💬 Commentaires

Aucun commentaire. Soyez le premier !