Tesla dévoile sa nouvelle feuille de route de puces et rebaptise sa gamme IA en SI ; la SI6 promet 80 fois la puissance de calcul de l'AI4

Tesla a dévoilé vendredi 6 novembre une feuille de route remaniée pour ses puces accélératrices maison, rebaptisant les générations AI4, AI5 et AI6 en SI4, SI5 et SI6, et affirmant que la SI6, de sixième génération, offrira 80 fois la puissance de calcul de l'AI4 actuelle. Sa puce d'entraînement Dojo 3 passera également à une nouvelle architecture multi-chiplet avec mémoire à large bande passante (HBM) empilée. Selon Tom's Hardware, il s'agit de la dernière étape de Tesla dans sa stratégie de marque « super intelligence ».

De l'IA à la SI : un signal de super-intelligence

Le changement de nom est en soi un signal, selon le compte rendu : passer de l'IA à la SI présente cette gamme de puces comme une infrastructure de calcul pour des ambitions à l'échelle de l'entraînement, et non plus comme de simples puces d'aide à la conduite embarquées dans les voitures. SI4, SI5 et SI6 forment une lignée continue, la promesse de 80 fois la puissance de calcul au sommet fixant un jalon sur lequel l'ensemble du programme pourra être évalué. Mais le compte rendu rappelle aussi que la SI6 est encore à des années de là et que la promesse ne sera jugée que sur le silicium qui sera effectivement livré.

Dojo 3 pivote vers les chiplets et la HBM

Le volet entraînement pivote lui aussi. Dojo 3 (D3) abandonnera l'architecture centrée sur la SRAM de la génération précédente au profit d'une conception multi-chiplet avec HBM empilée. Les chiplets associés à la mémoire à large bande passante sont la direction vers laquelle l'industrie des accélérateurs a convergé ; Tesla aligne ainsi son matériel d'entraînement sur la pile technologique dominante plutôt que de persister dans une voie très sur mesure. Pour l'entraînement, la bande passante mémoire est souvent la vraie contrainte, et c'est pourquoi le détail de la HBM compte autant que le nombre de chiplets.

Dojo relancé un an après sa dissolution ; un rythme de conception de neuf mois

Le programme Dojo a lui-même connu plusieurs revirements. Tesla a dissous l'équipe Dojo en août 2025 et abandonné la puce D2, le directeur général Elon Musk qualifiant alors D2 d'« impasse évolutive ». En janvier 2026, la conception de la puce AI5 progressant, Musk a annoncé la relance de Dojo 3, ajoutant que les futurs supercalculateurs seraient constitués d'un grand nombre de puces AI6. Il a également fixé un rythme de conception de neuf mois, trois mois plus rapide que le rythme annuel auquel travaillent actuellement Nvidia et AMD. L'AI5 est fabriquée par TSMC et l'AI6 par Samsung dans le cadre d'un accord de 16,5 milliards de dollars ; la conception de l'AI5 est presque achevée, tandis que l'AI6 en est à ses débuts. Musk a indiqué que l'AI6 équiperait le robot humanoïde Optimus et les centres de données, tandis que l'AI7 et Dojo 3 viseraient le calcul spatial.

Au-delà des promesses, le silicium doit encore arriver

À noter, le chiffre de 80 fois est une affirmation de Tesla qui n'a pas été vérifiée de manière indépendante, et la feuille de route ne donne aucun calendrier de production pour la SI6. L'AI5 devrait entrer en production d'ici fin 2026. Pour ceux qui suivent le matériel de Tesla, le vrai test sera de savoir si chaque génération SI arrive comme prévu dans les voitures et les robots livrés — c'est là que les promesses seront mises à l'épreuve.

(Sources : Tom's Hardware, via DEV Community ; Datacenter Dynamics, 6 novembre 2026.)