テスラ、新しいチップのロードマップを発表、AI ラインを SI にブランド変更。 SI6 は AI4 の 80 倍のコンピューティングを実現すると主張

Teslaは金曜日（11月6日）、自社アクセラレータチップの刷新されたロードマップを公開し、AI4、AI5、AI6世代の名前をSI4、SI5、SI6に変更し、第6世代SI6は現在のAI4の80倍のコンピューティングを実現すると主張した。その Dojo 3 トレーニング チップも、スタックされた高帯域幅メモリ (HBM) を備えた新しいマルチチップレット アーキテクチャに切り替わります。 Tom's Hardware によると、この動きはテスラの「スーパーインテリジェンス」ブランディング推進における最新の一歩だという。

AIからSIへ：スーパーインテリジェンスのシグナル

レポートでは、名前変更自体がシグナルであると述べている。AI から SI への移行は、シリコン ラインを自動車の運転支援チップではなく、トレーニング規模の野心のためのコンピューティング インフラストラクチャとして再構成する。 SI4、SI5、および SI6 は 1 つの連続世代ラダーを形成し、その最上位にある 80 倍のコンピューティング要求が、プログラム全体を追跡できるマイルストーンを設定します。しかしこの報告書は、SI6自体が実現するのはまだ何年も先のことであり、この主張が成り立つかどうかは最終的には出荷されるシリコンによって判断されるだろうと警告している。

Dojo 3 はチップレットと HBM に軸足

トレーニング面も好転している。 Dojo 3 (D3) では、以前の設計の SRAM 中心のアーキテクチャが廃止され、スタックされた HBM を備えたマルチチップレット設計が採用されます。チップレットと高帯域幅メモリは、アクセラレータ業界が集中してきた方向性であるため、この動きは、テスラのトレーニング ハードウェアを高度なオーダーメイドの設計に固執するのではなく、主流のスタックに合わせるものです。トレーニングでは、多くの場合、メモリ帯域幅が実際の制約となるため、HBM の詳細がチップレット数と同じくらい重要になります。

Dojoは解散から1年後に再開した。 9 か月の設計サイクル

Dojo プログラム自体はいくつかの変遷を経てきました。テスラは2025年8月にDojoチームを解散し、D2チップを棚上げし、最高経営責任者イーロン・マスク氏はD2を「進化の行き止まり」と呼んだ。 AI5チップの設計が進んでいる2026年1月にマスク氏は、テスラがDojo 3を再起動すると述べ、将来のスーパーコンピュータークラスターは多数のAI6チップから構築されるだろうと付け加えた。同氏はまた、チップ設計のペースを9カ月と設定したが、これはNvidiaとAMDが現在取り組んでいるほぼ1年のリズムよりも3カ月早い。 AI5はTSMCによって製造され、AI6はSamsungによって165億ドルの契約に基づいて製造されています。 AI5 の設計はほぼ完成していますが、AI6 は初期段階にあります。マスク氏は、AI6はオプティマスの人型ロボットとデータセンターに電力を供給し、AI7とDojo 3は宇宙ベースのコンピューティングを目的としていると述べた。

主張を超えて、シリコンはまだ着陸する必要がある

特に、80倍という数字はテスラの主張であり、独立して検証されておらず、ロードマップにはSI6の生産スケジュールが示されていない。 AI5 は 2026 年後半までに量産開始される予定です。テスラのハードウェアを追跡している人にとって、本当のテストは、各 SI 世代が出荷された車やロボットに予定どおりに搭載されるかどうかであり、主張がテストされるのはそこです。

(出典: Tom's Hardware、DEV Community 経由、Datacenter Dynamics、2026 年 11 月 6 日。)