Os wafers de 2 nm da TSMC supostamente custam US$ 30.000 cada enquanto o Rapidus escorrega na rampa

O processo de 2 nanômetros da TSMC supostamente custa cerca de US$ 30.000 por wafer de 300 milímetros, cerca de 50% mais que seu processo de 3 nanômetros, de acordo com relatórios da indústria, enquanto a fabricante japonesa de chips Rapidus está ficando para trás em seu cronograma de produção em massa de 2 nm, colocando o custo e o cenário competitivo da fabricação avançada de chips novamente em foco.

Preço de 2 nm cerca de 50% acima de 3 nm

Os relatórios colocam a atual taxa de contrato de 2 nm da TSMC em cerca de US$ 30.000 por wafer, contra uma linha de base de cerca de US$ 20.000 para wafers de 3 nm. A TSMC comandou 72,5% da receita global de fundição de wafer no segundo trimestre de 2026, um recorde. A Apple detém as primeiras reservas para capacidade de 2 nm, supostamente ocupando cerca de metade das execuções iniciais para processadores móveis de próxima geração, enquanto Nvidia e AMD enfrentam o mesmo custo mínimo para seu silício de data center de próxima geração. A TSMC planeja iniciar as entregas aos clientes comerciais de suas linhas de 2 nm no primeiro semestre de 2027.

Rapidus provavelmente perderá o prazo de produção

Enquanto isso, a Rapidus ainda não produziu uma célula de memória estática de acesso aleatório (SRAM) funcional, um bloco de construção básico de 2 nm, e perdeu um marco do verão para fazê-lo, informou a Bloomberg em 10 de novembro, deixando-a provavelmente perdendo sua meta de iniciar a produção em massa na segunda metade do ano fiscal de 2027 do Japão, que vai de outubro de 2027 a março de 2028. A empresa está avaliando um atraso de um ano até o ano fiscal de 2028. Sua linha piloto IIM-1 em Chitose, Hokkaido, foi afetada pela contaminação por partículas. O Ministério da Economia, Comércio e Indústria do Japão realizará uma revisão do projeto de semicondutores em dezembro para avaliar uma injeção de capital planejada de ¥ 400 bilhões para a Rapidus. O presidente-executivo da Rapidus, Atsuyoshi Koike, disse que seus wafers de 2 nm custariam cerca de US$ 20.000, cerca de US$ 10.000 abaixo da cotação de US$ 30.000 da TSMC.

O aumento dos custos eleva a fasquia do hardware de IA

Os analistas observam que os preços mais elevados dos wafers de 2 nm aumentam diretamente os custos em toda a cadeia de fornecimento de hardware de IA, e a oferta de 2 nm da Samsung também enfrenta problemas de consistência de rendimento. Os operadores de centros de dados em hiperescala e os designers de chips estão a procurar ativamente estratégias de segunda fonte para reduzir a dependência de uma única fundição, mas as alternativas viáveis ​​permanecem limitadas no curto prazo.