N環球 N GLOBE
Tecnologia dos EUA

Tesla revela novo roteiro de chips e renomeia linha AI como SI; SI6 afirmou entregar 80x a computação do AI4

· N GLOBE

A Tesla divulgou um roteiro de acelerador interno renovado, renomeando seus chips AI4, AI5 e AI6 como SI4, SI5 e SI6, e afirma que o SI6 de sexta geração fornecerá 80 vezes a computação do AI4 atual. Seu chip de treinamento Dojo 3 muda para um design multi-chiplet com HBM empilhado.

Tesla na sexta-feira (6 de novembro) divulgou um roteiro renovado para seus chips aceleradores internos, renomeando as gerações AI4, AI5 e AI6 SI4, SI5 e SI6, e afirmando que o SI6 de sexta geração fornecerá 80 vezes a computação do AI4 atual. Seu chip de treinamento Dojo 3 também mudará para uma nova arquitetura multi-chiplet com memória empilhada de alta largura de banda (HBM). De acordo com Tom's Hardware, a mudança é o mais recente passo da Tesla sob seu impulso de marca de "superinteligência".

Da IA à SI: um sinal de superinteligência

A mudança de nome é em si um sinal, diz o relatório: passar de IA para SI reformula a linha de silício como infraestrutura de computação para ambições em escala de treinamento, em vez de chips de assistência ao motorista em carros. SI4, SI5 e SI6 formam uma escada de geração contínua, com a reivindicação de computação de 80x no topo, estabelecendo um marco contra o qual todo o programa pode ser rastreado. Mas o relatório também adverte que o próprio SI6 ainda está a anos de distância, e a validade da afirmação será, em última análise, avaliada pelo silício enviado.

Dojo 3 gira para chiplets mais HBM

O lado do treinamento também está girando. O Dojo 3 (D3) abandonará a arquitetura centrada em SRAM do design anterior em favor de um design multi-chiplet com HBM empilhado. Chiplets e memória de alta largura de banda são a direção para a qual a indústria de aceleradores convergiu, de modo que a mudança alinha o hardware de treinamento da Tesla com a pilha principal, em vez de persistir com um design altamente personalizado. Para treinamento, a largura de banda da memória costuma ser a restrição real, e é por isso que os detalhes do HBM são tão importantes quanto a contagem de chips.

O Dojo foi reiniciado um ano após ser dissolvido; cadência de design de nove meses

O próprio programa Dojo passou por várias reviravoltas. Tesla dissolveu a equipe Dojo em agosto de 2025 e arquivou o chip D2, com o presidente-executivo Elon Musk chamando o D2 de um “beco sem saída evolutivo”. Em janeiro de 2026, com o progresso do design do chip AI5, Musk disse que Tesla reiniciaria o Dojo 3, acrescentando que os futuros clusters de supercomputadores seriam construídos a partir de um grande número de chips AI6. Ele também estabeleceu uma cadência de design de chips de nove meses, três meses mais rápido do que o ritmo anual que a Nvidia e a AMD trabalham atualmente. AI5 é fabricado pela TSMC e AI6 pela Samsung sob um acordo de US$ 16,5 bilhões; o design do AI5 está quase completo enquanto o AI6 está em seus estágios iniciais. Musk disse que o AI6 alimentará o robô humanóide Optimus e os centros de dados, enquanto o AI7 e o Dojo 3 são voltados para computação baseada no espaço.

Além das reivindicações, o silício ainda precisa pousar

Notavelmente, o número de 80x é uma afirmação da Tesla e não foi verificado de forma independente, e o roteiro não fornece nenhum cronograma de produção para o SI6. Espera-se que o AI5 entre em produção no final de 2026. Para qualquer pessoa que rastreie o hardware da Tesla, o verdadeiro teste é se cada geração SI chega dentro do cronograma em carros e robôs enviados – é aí que as afirmações são testadas.

(Fontes: Tom's Hardware, via DEV Community; Datacenter Dynamics, 6 de novembro de 2026.)

💬 Comments

No comments yet. Be the first!