Micron Ditches 4F² DRAM, Taya sa 6F² at 3D Stacking

Buong ulat

Sinabi ng presidente at punong opisyal ng teknolohiya ng Micron na si Scott DeBoer sa isang dekada na webinar ng roadmap ng teknolohiya noong Oktubre 21 na pinag-aralan ng kumpanya ang 4F² sa loob ng mahigit dalawang dekada — naimbento ito ng Micron — ngunit nakikita ang mga 'pangunahing' problema sa scaling sa nangungunang gilid. Tinawag niya ang inaangkin na kalamangan sa density na 'medyo isang mito': mabubuo sa mas lumang mga node, ngunit mas mahal at mas kumplikado nang walang makabuluhang kabayaran.

Sa halip, palawigin ng Micron ang napatunayang 6F² na arkitektura nito at lumukso sa advanced na wafer bonding at three-dimensional stacking. Ang 1-delta DRAM node ay sumusunod sa kasalukuyang 1-gamma node at nakatakdang mag-rampa sa ikalawang kalahati ng 2027 sa Boise fab, na naghahatid ng mid-20% bit-density improvement at idinisenyo para sa HBM5 at vertical HBM. Ang 1-epsilon node ay ganap na isasama ang wafer bonding; Ang 3D DRAM development ay inilalagay sa pagitan ng 1-zeta at 1-eta node, na may High-NA EUV lithography na nasa ilalim ng exploration.

Sa NAND, lalaktawan ng Micron ang isang henerasyon, tumalon mula Gen 9 hanggang G11: mahigit 400 layer, dalawang beses ang bit density ng Gen 9 at 1.5× I/O speed, na rampa rin sa H2 2027. Nasa high-volume production na ang HBM4 sa 2.8 TB/s bawat stack; kasunod ay ang vertical na HBM na nakasalansan nang direkta sa mga processor, kasama ang low-power vertical edge inference memory na naglalayong sa mga robot at kotse.

Hindi sumusunod ang mga karibal: Kamakailan ay sinabi ng CXMT ng China na nilayon nitong i-komersyal ang 4F² server DRAM, sa madaling sabi na nag-drag pababa ng mga Korean memory stock. Ang Samsung at SK Hynix ay nananatiling nakatuon sa mga vertical channel transistors para sa 4F². Ang referee sa rutang ito ay magiging yield at cost — at ang Micron ay tumataya sa 3D.