Micron bỏ DRAM 4F², đặt cược vào 6F² và xếp chồng 3D

Báo cáo đầy đủ

Chủ tịch kiêm giám đốc công nghệ của Micron Scott DeBoer cho biết trong hội thảo trực tuyến về lộ trình công nghệ kéo dài một thập kỷ vào ngày 21 tháng 10 rằng công ty đã nghiên cứu 4F² trong hơn hai thập kỷ - Micron đã phát minh ra nó - nhưng nhận thấy các vấn đề về mở rộng quy mô 'cơ bản' ở vị trí hàng đầu. Ông gọi lợi thế về mật độ được tuyên bố là 'hơi hoang đường': có thể xây dựng được ở các nút cũ hơn, nhưng đắt hơn và phức tạp hơn mà không mang lại lợi ích đáng kể.

Thay vào đó, Micron sẽ mở rộng kiến ​​trúc 6F² đã được chứng minh của mình và chuyển sang liên kết wafer tiên tiến và xếp chồng ba chiều. Nút DRAM 1-delta theo sau nút 1-gamma hiện tại và được thiết lập để tăng tốc vào nửa cuối năm 2027 tại nhà máy Boise, mang lại cải thiện mật độ bit ở mức trung bình 20% và được thiết kế cho HBM5 và HBM dọc. Nút 1-epsilon sẽ tích hợp đầy đủ liên kết wafer; Quá trình phát triển DRAM 3D được phân chia giữa các nút 1-zeta và 1-eta, với kỹ thuật in thạch bản EUV NA cao đang được khám phá.

Trên NAND, Micron sẽ bỏ qua một thế hệ, nhảy từ Gen 9 lên G11: hơn 400 lớp, mật độ bit gấp đôi Gen 9 và tốc độ 1,5× I/O, cũng tăng mạnh trong H2 2027. HBM4 đã được sản xuất số lượng lớn với tốc độ 2,8 TB/s trên mỗi ngăn xếp; tiếp theo là HBM dọc được xếp chồng trực tiếp trên bộ xử lý, cộng với bộ nhớ suy luận biên dọc tiêu thụ điện năng thấp dành cho robot và ô tô.

Các đối thủ không theo kịp: CXMT của Trung Quốc gần đây cho biết họ có ý định thương mại hóa DRAM máy chủ 4F², kéo cổ phiếu bộ nhớ Hàn Quốc xuống trong thời gian ngắn. Samsung và SK Hynix vẫn cam kết cung cấp bóng bán dẫn kênh dọc cho 4F². Trọng tài trong trận chiến tuyến đường này sẽ là người có lợi nhuận và chi phí – và Micron đang đặt cược vào 3D.