Cadence 发布 Maestro 晶片设计 AI 模型　专为晶片设计智能体而生、第四季先给部分客户试用

晶片设计软体大厂 Cadence Design Systems 10 月 26 日发布 Maestro，一套专为晶片与电子系统设计智能体打造的 AI 模型组合。首批模型预计在 2026 年第四季交给部分客户抢先试用，标志著晶片设计这门高度专业的工作，正式进入由 AI 智能体主导的新阶段。

Maestro 是什么：不是一个模型，而是一层模型

Maestro 不是单一模型，而是 Cadence「AI 超级智能体」底下的一层模型：结合针对晶片设计领域微调过的语言模型、经过训练的决策模型，以及会自我改进的智能体技能。这些模型服务于 AuraStack、ChipStack、InnoStack 与 ViraStack 四个智能体：它们从一个总体设计目标出发，自行拆解任务、操作 Cadence 的设计工具。

与辉达的关系：部分建基于 Nemotron

据报导，Maestro 部分建基于辉达（Nvidia）的开源权重模型 Nemotron。两家公司同时在智能体安全上合作，采用辉达的 OpenShell 参考架构。客户还可以在自己的数据、设计与工作流程上继续微调模型，运行环境可选 Cadence 云端、公有云，或客户自管的本地机房，以配合各自的隐私与安全要求。

公司宣称的效果：品质＋30%、Token 效率 5 倍

Cadence 称，在初步设计工作流程测试中，Maestro 的结果品质最高提升 30%、Token 效率最高达通用基础模型的 5 倍，也就是完成同样工作需要处理的文字量更少。需要提醒的是，这是公司自己的测试数字，归因于设计工具对每个结果的强化验证。客户案例方面，Socionext 表示正把 InnoStack 智能体带进生产设计环境，预期在不损失品质的前提下生产力最高提升 5 倍。

行业背景：晶片设计智能体正在商业化

Maestro 的发布紧跟行业动向：9 月 30 日，Synopsys 与 OpenAI 宣布多年合作，开发专门的晶片设计模型 GPT-Synopsys。两家EDA巨头同一年押注同一方向，说明 AI 智能体已从研究概念走向商业产品。对终端用户而言，设计周期缩短意味著新晶片架构可能更快进入市场-ready 的电子产品，但这仍取决于客户实际试用后的表现，而非发布会上的数字。